clock pulse nghĩa là gì

• • (Tech) xung đồng hồ
  
  
  Từ điển kỹ thuật
  • tín hiệu đồng hồ

  Giải thích VN: Một mạch điện tử phát các xung có khoảng cách đều nhau với tốc độ hàng triệu chu kỳ mỗi giây. Các xung này được dùng để đồng bộ sự di chuyển thông tin qua suốt các kênh truyền thông nội bộ của máy tính. Trong một số loại máy tính còn có mạch theo dõi giờ, phút và giây.

  • xung định thời

  • xung nhịp

  
  Lĩnh vực: toán & tin

  • xung đồng hồ

  Cụm từ

  • clock pulse generator
    máy phát xung đồng bộ

  • local clock pulse
    xung đồng hồ cục bộ

• clock     [klɔk/ (o'clock) /ə'klɔk] danh từ đường chỉ viền ở cạnh bít tất...
• pulse     [pʌls] danh từ hột đỗ đậu (y học) mạch to feel the pulse...

• For every clock pulse the BCD output of the IC2 (7490) will advance by one bit.
  Đối với mỗi xung clock, đầu ra BCD của IC2 (7490) sẽ tăng thêm một bit.
• This arrangement is made so that the flip-flop is cleared during a clock pulse only if Q was previously 1.
  Quy trình này được thực hiện để FF bị xóa trong một xung CLK chỉ khi đầu ra trước đó bằng 1.
• In a 48kHz sampled system, the time between each clock pulse should be 20.83333333333 (recurring) microseconds.
  Ở hệ thống lấy mẫu 48kHz, khoảng thời gian giữa hai xung đồng hồ trung bình là 20.83333333333 micro giây.
• The time from the rising edge of a clock pulse to a Data transition must be at least 5 microseconds.
  Thời gian từ sườn lên của một xung Clock tới một thay đổi trạng thái dữ liệu (Dâm transition) ít nhất phải là 5 micro giây.
• Each shift clock pulse causes the VRAM to deliver the next datum, in strict address order, from the shift-register to the video port
  Mỗi xung SCLK làm cho VRAM phân phối bit dữ liệu tiếp theo, theo thứ tự địa chỉ nghiêm ngặt, từ thanh ghi dịch sang cổng video.
• The time from a data transition to the falling edge of a clock pulse must be at least 5 microseconds and no greater than 25 microseconds.
  Thời gian từ thay đổi trạng thái dữ liệu tới sườn xuống của một xung clock ít nhất phải 5 micro giây và không lớn hơn 25 micro giây.
• After each clock pulse, one bit of information is transfer from Master to Slave and vice-versa.
  Bởi vì với mỗi chu kỳ đồng hồ, một bit dữ liệu được truyền theo từng hướng tức là từ Master đến Slave và từ Slave đến Master.
• The host may abort transmission at time before the 11th clock pulse (acknowledge bit) by holding Clock low for at least 100 microseconds.
  Host có thể bỏ việc truyền (abort transmission) ở thời điểm trước xung clock thứ 11 (acknowledge bia bằng cách giữ dây Clock ở mức thấp ít nhất 100 micro giây.
• Thus, when the clock pulse makes a transition from 1 to 0, the locked outputs of the master flip flop are fed through to the inputs of the slave flip-flop making this flip flop edge or pulse-triggered.
  Do đó, khi xung đồng hồ chuyển đổi từ 1 sang 0, các đầu ra bị khóa của flip flop chủ được đưa vào đầu vào của flip-flop làm cho cạnh lật này hoặc kích hoạt xung.
• Thus, when the clock pulse males a transition from 1 to 0, the locked outputs of the master flip flop are fed through to the inputs of the slave flip-flop making this flip flop edge or pulse-triggered.
  Do đó, khi xung đồng hồ chuyển đổi từ 1 sang 0, các đầu ra bị khóa của flip flop chủ được đưa vào đầu vào của flip-flop làm cho cạnh lật này hoặc kích hoạt xung.